现如今，最先进的大算力芯片研发，正展现出一种拼搭积木式的“角逐”。谁的“拆解”和“拼搭”方案技高一筹，谁就更有机会在市场上赢得一席之地。随着chiplet概念的不断发酵，chiplet架构和异构计算也逐渐从头部大厂偶尔为之的惊鸿一现，演变为高性能芯片的新常态。

        在高性能计算和人工智能应用中，由于SoC的尺寸已接近reticle size，设计者被迫将SoC分割成更小的芯片，并将其封装在一起。这些分解的die需要超短距离及高数据速率的die间互连。除了带宽，die与die之间的连接必须确保可靠，并具有极低的延迟和功率效率。

        Die-to-Die接口定义

        Die-to-die接口是在同一个封装内的两个die之间提供数据接口的功能模块，它提供了一种可靠、高带宽的芯片间互连方式，使不同的dielet可以在系统级别上进行连接和协同工作。为了实现功效和高带宽，它们利用了连接裸片的极短通道的特征。 Die-to-die接口通常由一个PHY和一个控制器模块组成，在两个die的内部结构之间建立可靠的数据连接。倘若没有die-to-die接口，die之间的通信会变得十分困难。

        Die-to-die接口作为一种互联技术，是为支持chiplet设计而诞生的。其背后的chiplet架构为应用需求驱动，经历了三个时期的发展迭代。

       1. 同构拆分：首先，是成本的迭代。大型SoC被拆分为多个相同设计的同质die，单独流片，从而提高制造效率并降低成本。典型案例：AMD Zen/Zen+，在性能不变的情况下实现了40%的成本降幅。

       2. 同构扩展：而后，是性能的提升。通过把更多的功能单元拼接在一起，进行横向扩展，从而实现更高的计算能力和内存容量；这对于处理大规模的神经网络和海量数据的AI训练任务非常有益。

Example of an AI SoC requiring die-to-die connectivity（source:eetimes）

        一个典型代表是Tesla DoJo，在Dojo芯片系统中，D1芯片是Dojo系统的基本算力单元（chiplet），每个Dojo则包含了25个D1及40个专用的IO芯片，使用TSMC的system-on-wafer技术集成到一起，实现超大算力支持。

        3.模块化异构组合：随着chiplet发展到3D架构，chiplet 逐渐演变模块化单元，并分化为功能die和互连die两种单元类型。常见的功能die如CPU、GPU、Senser、Wireless、光电等模块，专注于不同的任务和功能的实现；互连die则通常包含一些关键的硬件组件，以实现功能die之间的高速数据传输和通信。通过组合不同功能的芯片模块，有助于芯片更灵活、更容易地实现扩展和定制。

        高速互联芯粒IO Die，是一种独立于CPU核心芯片的dielet。IO Die中通常包含各种负责互连的功能模块，负责进行其他功能单元的互连。在AMD的Zen 2架构中，首次采用了分离的IO Die设计，这是Chiplet架构中的一大里程碑事件。

        总的来说，IO die设计可以提高系统的性能、可靠性和可扩展性，且可以降低制造成本和电源消耗。此外，IO die可以选择最适合的工艺节点，不必紧跟CPU Core采用最先进的工艺节点，可以每两三代处理器更新的时候再做一次大的迭代。

        Chiplet 生态发展至今，我们看到了它作为一种全新的技术，从内部自研到开放的发展过程：

        1.内部自研：Chiplet技术发展早期，如AMD等大型芯片制造商开始试水chiplet，但往往局限于企业内部独立研发和应用，且仅应用于一些高端产品，如服务器和高性能计算等，组装和测试等方面仍存在技术瓶颈。

        2.半开放期：目前，随着chiplet技术的不断成熟和商业化的推广，越来越多的芯片厂商、设计公司和封装测试厂商开始关注和使用chiplet技术。Chiplet应用范围日益扩大，如各类处理器、加速器、芯片组和存储器，从高性能服务器直至小型化电子产品；组装和测试技术也得到了进一步的改进和完善；此外，市场上关于chiplet技术相关的产品和服务不断涌现，chiplet作为一种芯片技术，其商业化应用趋势也促进了整个芯片生态系统的升级和发展。

        3.全面开放：随着chiplet技术的发展，未来会出现越来越多的产业链公司，专注于chiplet产业链各环节，即由chiplet系统级设计、EDA/IP、芯粒（核心、非核心、IO Die、Base Die）、制造、封测组成的完整chiplet生态链。

        根据新思界产业研究中心发布的《2022-2027年芯粒（Chiplet）行业风险投资态势及投融资策略指引报告》显示，目前来看，Chiplet技术主要应用在自动驾驶、数据中心、消费电子、高性能计算、高端智能芯片等领域。随着下游产业发展，Chiplet市场前景广阔。预计2025-2035年，全球Chiplet市场规模将从65亿美元增长至600亿美元，行业发展进入高速增长阶段。

        但Chiplet本质上还是一个集成的技术，还存在互联，散热等一系列集成相关的技术难点。同时，Chiplet所涉及的几项核心技术，如芯片设计、EDA/IP、封装技术或者缺失或者处于技术发展初期，在国内的生态还没建立。而这一系列的工作都十分具有挑战性。好在中国也在为打造更全面、更开放的Chiplet生态系统而努力。2022年12月，在第二届中国互连技术与产业大会上，首个由中国集成电路领域相关企业和专家共同主导制定的《小芯片接口总线技术要求》团体标准正式通过工信部中国电子工业标准化技术协会的审定并发布。

       《小芯片接口总线技术要求》 这项标准描述了CPU、GPU、人工智能芯片、网络处理器和网络交换芯片等应用场景的小芯片接口总线（Chiplet）技术要求。在形成围绕Chiplet设计的广泛设计分工基础之上，这一标准也利于形成Chiplet标准。